Yüksek bant genişlikli bellek (HBM), yapay zeka çağının en kritik bileşenlerinden biri haline geldi. Ancak Samsung, bu teknolojinin geleceğinin sadece hızı artırmakla sınırlı olmadığını düşünüyor. Şirket, Hot Chips 2026 konferansında açıkladığı üç aşamalı bir yol haritasıyla HBM'i tamamen entegre bir bellek-işlemci sistemine dönüştürmeyi planlıyor.
Bu yol haritasının son durağı olan zHBM mimarisi, DRAM yığınını doğrudan işlemcinin üzerine yerleştirerek geleneksel 2.5D interposer bağlantısını ortadan kaldırıyor. Bu sayede bellek ile işlemci arasındaki fiziksel mesafe sıfırlanıyor ve veri aktarımında devrim niteliğinde bir verimlilik sağlanıyor.
Üç Aşamalı Dönüşüm: cHBM'den zHBM'ye
Samsung'un DRAM tasarım ekibinden Sangwook Han'ın sunumuna göre, bu dönüşümün temelinde HBM'in taban kalıbı (base die) yatıyor. Geleneksel HBM'de taban kalıbı, üstteki DRAM katmanlarıyla aynı üretim sürecinde üretilirken, Samsung HBM4 ile bu kalıbı 4nm mantık sürecine taşıdı. Bu hamle, güç tüketimini azaltmanın yanı sıra taban kalıbına çok daha yetenekli bir silikon kazandırdı.
Şirket, artık bu güçlü taban kalıbını işlemcinin bazı görevlerini üstlenecek şekilde kademeli olarak özelleştirmeyi planlıyor. Buna 'custom HBM' veya kısaca cHBM adını veriyor. Bu yaklaşım, bellek yığınını korurken altındaki mantık devresini belirli bir hızlandırıcı için özelleştiriyor. Böylece işlemci, bellek arayüzü gibi görevlerden kurtularak tamamen hesaplamaya odaklanabilecek.
XPU Alan Geri Kazanımı ve PHY'nin Küçülmesi
Yol haritasının ilk aşaması, Samsung'un 'XPU alan geri kazanımı' olarak adlandırdığı süreçle başlıyor. Yapay zeka hızlandırıcıları, yavaşlayan süreç ölçekleme ve reticle/interposer sınırları gibi zorluklarla karşı karşıya. Bu sorunu çözmek için Samsung, işlemci üzerindeki hesaplama dışı blokları taban kalıbına taşımayı öneriyor.
İlk hedef, HBM'in en büyük bloklarından biri olan Fiziksel Arayüz (PHY). Samsung, geleneksel PHY yerine çok daha küçük bir kalıptan kalıba (D2D) bağlantı kullanmayı öneriyor. Örneğin, 11 × 12.8mm'lik bir HBM4 taban kalıbında geleneksel PHY 8 × 4mm'den fazla yer kaplarken, özel HBM D2D bloğu yalnızca 8.5 × 1.5mm boyutunda. Bu, işlemciye önemli ölçüde alan kazandırıyor.
Bant Genişliği ve Güç Zorlukları
HBM'in evrimindeki ana itici güç her zaman bant genişliği oldu. Mevcut HBM4 yığını, 1.000 ila 2.000 I/O üzerinden saniyede 8 ila 16 Gbps hızında çalışarak yaklaşık 1 ila 5 TB/s bant genişliği sunuyor. Ancak geleneksel yöntemlerle bu rakamı artırmak giderek zorlaşıyor. TSV sinyal hızını artırmak zor olduğundan, üreticiler daha fazla TSV ekliyor; bu da alan tüketimini ve TSV aralıklarının daralmasını beraberinde getiriyor.
Güç tüketimi ise daha da kritik bir sorun. Bit başına enerji iyileşse de, bant genişliği daha hızlı arttığı için toplam HBM gücü yükselmeye devam ediyor. Samsung, HBM4'te taban kalıbını gelişmiş mantık sürecine taşıyarak bu soruna çözüm arıyor. Daha yoğun ve verimli mantık, güç tüketimini azaltıyor.
Samsung'un bu üç aşamalı planı, bellek ve işlemci arasındaki sınırları ortadan kaldırarak yapay zeka donanımında yeni bir çağ başlatabilir. İlerleyen aşamalarda DRAM'in doğrudan işlemcinin üzerine istiflenmesi, veri yolu mesafelerini kısaltarak hem gecikmeyi azaltacak hem de enerji verimliliğini artıracak.
Henüz yorum yok — ilk yorumu sen yaz!