Hibrit Bonding Nedir ve Neden Önemli?
Yarı iletken dünyasında, çiplerin dikey olarak istiflenmesi giderek yaygınlaşıyor. Geleneksel yöntemde, katmanlar arasındaki bağlantılar lehim mikro topçukları (microbump) ile sağlanıyor. Ancak bu topçukların boyutu, bağlantı yoğunluğunu sınırlıyor. İşte burada devreye hibrit bonding giriyor: iki yonga yüzeyi ayna gibi düzleştirilip, bakır pedler ve çevrelerindeki dielektrik malzeme, doğrudan ısı ve basınç altında birleştiriliyor. Arada hiçbir lehim topuğu olmadığı için bağlantılar çok daha sıkı paketlenebiliyor. AMD, bu yöntemin geleneksel 2.5D mikro topçuk istiflemesine kıyasla yaklaşık 15 kat daha fazla bağlantı yoğunluğu sağladığını belirtiyor.
TSMC, Intel ve AMD'de Son Durum
TSMC, SoIC platformunda hibrit bonding aralığını 9 mikrondan 6 mikrona indirdi ve 2029'a kadar 4.5 mikrona ulaşmayı hedefliyor. Intel, Clearwater Forest sunucu işlemcisinde Foveros Direct teknolojisiyle hibrit bonding'i 2026'nın ilk yarısında seri üretime geçirdi. AMD ise ilk 3D V-Cache işlemcilerinden bu yana bu teknolojiyi yoğun olarak kullanıyor. Yani mantık çiplerinde hibrit bonding artık olgunlaşmış durumda.
HBM Belleklerde Beklenmedik Gecikme
Ancak asıl sürpriz, yüksek bant genişlikli bellek (HBM) tarafında yaşandı. Bu yılın başında JEDEC'in HBM istif yüksekliği sınırını artırma kararı, HBM4'ün daha az gelişmiş ve daha ucuz olan mikro topçuk teknolojisiyle üretilmesine olanak tanıdı. Bu karar, hibrit bonding'in HBM'de kullanımını HBM4E ve HBM5'e, yani on yılın sonuna erteledi. Bu, sektörün bellek tarafında beklediği hızlı geçişi geciktiren önemli bir gelişme.
Teknik Detaylar: Aralık, Yoğunluk ve Üretim Yöntemleri
Hibrit bonding, mikro topçukların ulaşabildiği sınırın ötesine geçiyor. Günümüzde öncü aralık 6 mikron seviyesinde; 4.5 ve 3 mikronluk nesiller geliştirilme aşamasında, araştırmalarda ise mikron altı aralıklar gösterildi. Her adımda dikey bağlantı sayısı katlanarak artıyor, böylece bir önbellek katmanı veya hesaplama kalıbı, paketin ayrı bir parçası gibi değil, çipin bir parçası gibi davranabiliyor.
Bu teknolojinin iki ana uygulama yöntemi var: wafer-to-wafer (plakadan plakaya) ve die-to-wafer (kalıptan plakaya). Wafer-to-wafer'da iki tam desenli plaka yüz yüze birleştirilir ve sonra kesilir. Bu yöntem, en sıkı aralığı ve en hızlı üretimi sağlar çünkü hizalama plaka ölçeğinde bir kez yapılır. Imec ve EV Group, Mayıs ayındaki ECTC konferansında 200 nanometre aralık ve 40 nanometre altı hizalama hatası gösterdi. Ancak bu yöntemde her iki plakadaki kalıpların aynı boyutta olması ve tüm kalıpların (hatalı olanlar dahil) bağlanması gerekiyor; bu da tek bir hatalı kalıbın tüm çifti bozabileceği anlamına geliyor.
Die-to-wafer'da ise önceden test edilmiş kalıplar tek tek plaka üzerine yerleştiriliyor. Bu, chiplet ve HBM istifleri için ideal çünkü bilinen iyi kalıpların seçilmesine ve farklı boyutlarda/üretim süreçlerindeki kalıpların karıştırılmasına olanak tanıyor. Ancak bu yöntemde üretim hızı düşüyor. CEA-Leti'nin ECTC 2026'da gösterdiği en iyi die-to-wafer aralığı 1 mikron; bu, wafer-to-wafer rekorundan yaklaşık beş kat daha gevşek. Applied Materials ve Besi, Kinex platformunda saatte yaklaşık 1.600 kalıp yerleştirme hızına ulaştıklarını, Besi'nin Chameo makinelerinin ise saatte yaklaşık 2.000 kalıp kapasitesine sahip olduğunu belirtiyor. Gelecek nesil makinelerin 50 nanometre hedeflediği söyleniyor.
Sonuç olarak, hibrit bonding mantık çiplerinde devrim yaratmış durumda; ancak bellek tarafındaki asıl büyük sıçrama, endüstrinin ortak kararları ve üretim zorlukları nedeniyle biraz daha bekleyecek gibi görünüyor.
Henüz yorum yok — ilk yorumu sen yaz!